《单片机原理及应用》课件第2章.ppt

1、第第2章章51系列单片机的硬件结构系列单片机的硬件结构2.1 51系列单片机简介系列单片机简介2.2 51单片机的内部结构与引脚信号单片机的内部结构与引脚信号2.3 微处理器微处理器2.4 存储器存储器2.5 并行输入并行输入/输出接口输出接口2.6 定时器定时器/计数器计数器2.7 串行输入串行输入/输出口输出口2.8 51单片机的中断系统单片机的中断系统2.9 复位状态与复位电路复位状态与复位电路2.10 51单片机的低功耗方式单片机的低功耗方式习题二习题二51系列单片机是具有8051内核体系结构、引脚信号和指令系统完全兼容的单片机的总称。本章主要从应用角度介绍51系列单片机的硬件结构特性

2、。站在应用角度学习单片机的硬件结构时,主要应抓住单片机的供应状态,即单片机提供给用户哪些可用资源以及怎样合理地使用这些资源。2.151系列单片机简介系列单片机简介51系列单片机是8051系列单片机的简称,是指MCS 51系列单片机和其他公司的8051派生产品。2.1.1MCS 51系列单片机系列单片机MCS 51系列单片机最早是由Intel公司推出的通用型单片机。MCS 51系列单片机产品可分为两大系列:51子系列和52子系列。2.1.28051派生产品派生产品8051派生产品是各个厂家以8051为基本内核而推出的单片机产品。这些派生产品在8051内核基础上增加了存储器、通信接口和实时控制部件

3、的数量与种类,增强了8051单片机的调试与应用能力。这些增强型的8051单片机产品都是基于CMOS工艺的,通常称为80C51系列单片机。例如,ATMEL公司的AT89C52、AT89C2051就属于80C51系列单片机。2.251单片机的内部结构与引脚信号单片机的内部结构与引脚信号2.2.151单片机的基本组成单片机的基本组成51系列单片机的内部结构框图如图2.1所示。图 2.151单片机内部结构框图从图2.1可看出,51单片机组成结构中包含运算器、控制器、片内存储器、4个并行I/O口、串行口、定时/计数器、中断系统、振荡器等功能部件。图中SP是堆栈指针寄存器;PC是程序计数器;PSW是程序状

4、态字寄存器;DPTR是数据指针寄存器。2.2.251单片机的引脚信号单片机的引脚信号双列直插(DIP)式封装的51单片机芯片一般为40条引脚,其引脚示意及功能分类如图2.2所示。图 2.2 51系列单片机引脚及总线结构(a)管脚图;(b)引脚功能分类各引脚功能说明如下:1.主电源引脚主电源引脚VCC(40脚):接+5 V电源正端;VSS(20脚):接+5 V电源地端。2.外接晶体引脚外接晶体引脚XTAL1(19脚):接外部石英晶体的一端。XTAL2(18脚):接外部石英晶体的另一端。3.输入输入/输出引脚输出引脚(1)P0口(3932脚):P0.0P0.7统称为P0口。在不接片外存储器与不扩展

5、I/O口时,可作为准双向输入/输出口。在接有片外存储器或扩展I/O口时,P0口分时复用为低8位地址总线和双向数据总线。(2)P1口(18脚):P1.0P1.7统称为P1口,可作为准双向I/O口使用。对于52子系列,P1.0与P1.1还有第二功能:P1.0可用作定时/计数器2的计数脉冲输入端T2;P1.1可用作定时/计数器2的外部控制端T2EX。(3)P2口(2128脚):P2.0P2.7统称为P2口,一般可作为准双向I/O口使用;在接有片外存储器或扩展I/O口且寻址范围超过256 B时,P2口用作高8位地址总线。(4)P3口(1017脚):P3.0P3.7统称为P3口。除作为准双向I/O口使用

6、外,还可以将每一位用于第二功能,而且P3口的每一条引脚均可独立定义为第一功能的输入输出或第二功能。P3口的第二功能见表2.1。表表2.1 P3口第二功能表口第二功能表4.控制线控制线(1)ALE/PROG(30脚):地址锁存有效信号输出端。在访问片外程序存储器期间,ALE以每机器周期两次进行信号输出,其下降沿用于控制锁存P0输出的低8位地址;在不访问片外程序存储器期间,ALE端仍以上述频率(振荡频率fosc 的1/6)出现,可作为对外输出的时钟脉冲或用于定时目的。但要注意,在访问片外数据存储器期间,ALE脉冲会跳空一个,此时作为时钟输出就不妥了(详见2.3.3节CPU时序)。对于片内含有EPR

7、OM的机型,在编程期间,该引脚用作编程脉冲PROG的输入端。(2)PSEN(29脚):片外程序存储器读选通信号输出端,低电平有效。在从外部程序存储器读取指令或常数期间,在每个机器周期内该信号两次有效,以通过数据总线P0口读回指令或常数。在访问片外数据存储器期间,PSEN信号将不出现。(3)RST/VPD(9脚):RST即RESET,VPD为备用电源,该引脚为单片机的上电复位或掉电保护端。当单片机振荡器工作时,该引脚上出现持续两个机器周期的高电平,就可实现复位操作,使单片机回复到初始状态。上电时,考虑到振荡器有一定的起振时间,该引脚上高电平必须持续10 ms以上才能保证有效复位。(4)EA/VP

8、P(31脚):EA为片外程序存储器选用端。该引脚有效(低电平)时,只选用片外程序存储器,否则单片机上电或复位后选用片内程序存储器。对于片内含有EPROM的机型,在编程期间,此引脚用作21 V编程电源VPP的输入端。2.3微处理器微处理器微处理器又称CPU,是单片机内部的核心部件,它决定了单片机的主要功能特性。CPU由运算部件和控制部件两大部分组成。2.3.1运算部件运算部件运算部件是以算术逻辑单元ALU为核心,再加上累加器ACC、寄存器B、暂存器、程序状态字PSW等部件而构成的。1.算术逻辑单元算术逻辑单元ALU与累加器与累加器ACC、寄存器寄存器B算术逻辑单元不仅能完成8位二进制的加、减、乘

9、、除、加1、减1及BCD加法的十进制调整等算术运算,还能对8位变量进行逻辑“与”、“或”、“异或”、循环移位、求补、清零等逻辑运算,并具有数据传输、程序转移等功能。2.程序状态字程序状态字程序状态字PSW是一个8位标志寄存器,它保存指令执行结果的特征信息,以供程序查询和判别。其各位的含义如下:进位标志位C(PSW.7):在执行某些算术操作类、逻辑操作类指令时,可被硬件或软件置位或清零。它表示运算结果是否有进位或借位。如果在最高位有进位(加法时)或有借位(减法时),则C=1,否则C=0。辅助进位(或称半进位)标志位AC(PSW.6):它表示两个8位数运算,低4位有无进/借位的状况。当低4位相加(

10、或相减)时,若D3位向D4位有进位(或借位)时,则AC=1,否则AC=0。在BCD码运算的十进制调整中要用到该标志。用户自定义标志位F0(PSW.5):用户可根据自己的需要对F0赋予一定的含义,通过软件置位或清零,并根据F0=1或0来决定程序的执行方式。工作寄存器组选择位RS1、RS0(PSW.4、PSW.3):可用软件置位或清零,用于选定当前使用的4个工作寄存器组中的某一组(详见2.4节)。溢出标志位OV(PSW.2):做加法或减法时,由硬件置位或清零,以指示运算结果是否溢出。OV=1反映运算结果超出了累加器的数值范围(无符号数的范围为0255),以补码形式表示一个有符号数的范围为(-128

11、+127)。做无符号数的加法或减法时,OV的值与进位位C的值相同;在做有符号数加法时,如最高位、次高位之一有进位,或做减法时,如最高位、次高位之一有借位,则OV被置位,即OV的值为最高位和次高位的异或(C7 C6)。执行乘法指令MUL AB也会影响OV标志,积大于255时,OV=1,否则OV=0。执行除法指令DIV AB 也会影响OV标志,如B中所放除数为0时,OV=1,否则 OV=0。奇偶标志位P(PSW.0):在执行指令后,单片机根据累加器A中1的个数的奇偶性自动给该标志置位或清零。若A中1的个数为奇数,则P=1,否则P=0。该标志对串行通信的数据传输非常有用,通过奇偶校验可检验传输的可靠

12、性。3.布尔处理机布尔处理机布尔处理机(即位处理)是51单片机ALU所具有的一种功能。单片机指令系统中的位处理指令集(17条位操作指令),存储器中的位地址空间,以及借用程序状态寄存器PSW中的进位标志CY作为位操作“累加器”,构成了51单片机内的布尔处理机。2.3.2控制部件及振荡器控制部件及振荡器控制部件是单片机的神经中枢,它包括定时和控制电路、指令寄存器、译码器以及信息传送控制等部件。单片机的定时控制功能是由片内的时钟电路和定时电路来完成的,而片内的时钟产生方式有两种:内部时钟方式和外部时钟方式。采用内部时钟方式时(如图2.3所示),片内高增益反相放大器通过XTAL1、XTAL2外接作为反

13、馈元件的晶体(呈感性)与电容组成的并联谐振回路,构成一个自激振荡器向内部时钟电路提供振荡时钟。振荡器的频率主要取决于晶体的振荡频率,一般晶体可在1.212 MHz 之间任选;电容C1、C2的值则有微调作用,通常取30 pF左右。图 2.3单片机外接晶体的接法采用外部时钟方式时,按不同工艺制造的单片机芯片其接法各不相同,见表2.2。表表2.2 单片机外部时钟接法表单片机外部时钟接法表2.3.3CPU时序时序计算机在执行指令时,是将一条指令分解为若干基本的微操作,这些微操作所对应的脉冲信号在时间上的先后次序称为计算机的时序。51单片机的时序由四种周期构成,即振荡周期、状态周期、机器周期和指令周期。

14、执行单周期指令的CPU时序如图2.4所示。从图中可知,CPU在固定时刻执行某种内部操作,其中图(a)是单字节指令,图(b)是双字节指令。二者都在S1P2期间由CPU取指令,即将指令码读入指令寄存器,同时程序计数器PC加1。后者在同一机器周期的S4P2再读第二字节;前者在S4P2虽也读操作码,但既是单字节指令,读的已是下一条指令,故读后丢弃不用,PC也不加1。两种指令在S6P2结束时都会完成操作。图 2.4单周期指令时序(a)单字节单周期指令(如INC A);(b)双字节单周期指令(如ADD A,#data)如果是单字节双周期指令,则在两个机器周期内将4次读操作码,不过后3次读后都丢弃不用。2.

15、4存储器存储器多数单片机系统(包括51系列单片机)的存储器组织方式与通用单片机系统不同,其程序存储器地址空间和数据存储器地址空间是相互独立的。2.4.1程序存储器程序存储器1.编址与访问编址与访问计算机在执行任务时,是按照事先编制好的程序命令一条条顺序执行的,程序存储器就是用来存放这些已编好的程序和表格常数,它由只读存储器ROM或EPROM组成。51系列单片机在物理配置上有片内、片外程序存储器,但作为一个编址空间,其编址规律为:先片内,后片外,片内、外连续,二者一般不重叠。图2.5给出了程序存储器编址图。图 2.5 程序存储器编址图(a)51子系列;(b)52子系列单片机执行指令时,是从片内程

16、序存储器取指令,还是从片外程序存储器取指令,这首先由单片机EA引脚电平的高低来决定。EA=1为高电平时,先执行片内程序存储器的程序,当PC的内容超过片内程序存储器地址的最大值(51子系列为0FFFH,52子系列为1FFFH)时,将自动转去执行片外程序存储器中的程序;EA=0为低电平时,CPU则从片外程序存储器中取指令。对于片内无程序存储器的51单片机,EA 引脚应接低电平。对于片内有程序存储器的单片机,如果EA 引脚接低电平,将强行执行片外程序存储器中的程序。此时多在片外程序存储器中存放调试程序,以使单片机工作在调试状态。请读者注意:片外程序存储器存放调试程序的部分,其编址与片内程序存储器的编址是可以重叠的,借EA 的换接可实现分别访问。现在以8051为内核的单片机大都带有内部的FLASH程序存储器,如AT89C51或AT89S51均自带4 KB的FLASH程序存储器,还有的单片机带有20 KB 甚至更大容量的程序存储器。2.程序的入口地址程序的入口地址程序地址空间原则上可由用户任意安排,但复位和中断源的程序入口地址在51系列单片机中是固定的,用户不能更改。这些入口地址见表2.3。复位